# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- · TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### Memory controller with a programmable strobe delay

Patent Number: EP0855653

Publication date: 1998-07-29

Inventor(s): THOULON PIERRE-YVES (FR)
Applicant(s): HEWLETT PACKARD CO (US)

Requested Patent: | JP10232818

Application Number: EP19970410009 19970123
Priority Number(s): EP19970410009 19970123
IPC Classification: G06F13/42; G06F13/16
EC Classification: G06F13/16, G06F13/42C3A

Equivalents:

Cited patent(s): EP0379772; US5557782; US5560000; US5509138

#### Abstract

A memory controller is providing that has a clock line (7) for a clock signal; a data bus (2) for connecting to at least one memory module (3, 4, 5); a data latch (6) connected to the data bus (2), for latching data under control of a strobe signal; and a programmable delay (20) for providing the strobe signal in programmed timing relation to the clock signal. The programmable delay comprises, for example, a programmable delay line connected between the clock line (1) and an enabling input (9) of the data latch (6). This arrangement permits the timing of the strobe signal to be adjusted to compensate for changes

in memory configuration and other system parameters.

Data supplied from the esp@cenet database - I2

출력 일자: 2002/9/27

발송변호 : 9-5-2002-035051237

수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

발송일자 : 2002.09.26

제출기일 : 2002.11.26

충

이영필 귀하

137-874

## 특허청

## 의견제출통지서

**02**, 27

출원 인

명칭 삼성전자 주식회사 (출원인코드: 119981042713)

11610

대리인

주소 경기 수원시 팔달구 매탄3동 416 성명 이역필 외 2 영

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층

출원번호

10-2000-0050164

박명의 명칭

프로그램이 가능한 지연버퍼를 구비하는 반도체 메모리장치 및 메모리 컨트콜러

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지 하오니 의견이 있거나 보정이 필요함 경우에는 상가 제출기일까지 의견서 또는/및 보정서를 제출하 여 주시기 바랍니다.(상기 제출기일에 대하여 대회 원 단위로 연장을 신청할 수 있으며. 이 신청 에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

#### [이 유]

이 출권의 특허청구범위 제 1-23.항에 기재된 발명은 그 출전전에 이 말명이 속하는 기술뿐야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제 29조제2항의 규정에 의하여 특허를 받을 수 없습니다. [아래]

[ Vical) 메모리장치 및 메모리 컨트큘러. 메모리 시스템. 지연시간조절방법은 지연제어레지스터에 저장된 지언제어점보에 의하여 배퍼부의 지면시간을 조절하는 것을 특징으로 하고 있으나, 이는 메 모리 컨트큘러내에 지연프로그램장치와 프로그램가 지연수단을 구비하여 고속처리가 가능한 메모 리컨트큘러[일본공개특허 명10~332818]과 메모리 컨트큘러 내에 Programmable Delay Module을 구비 하여 Set up 시간과-hold 시간을 충분히 제어가능한 동기메모리 데이터독충장치 및 방법 [US\_5946712]의 조합으로 용이하게 발명할 수 있습니다.

#### [첨 부]

첨부 1 일본공개특허 평10-232818(1998.9.2)사본1부

첨부2 US\_5946712(1999.8.31) 사본1부 끝.

2002.09.26

특허청

심사4국

정보 심사담당관실

심사관 최정윤

출력 일자: 2002/9/27

문의사항이 있으시면 🗗 042-481-5686 로 문의하사기 바랍나다.

독하창 전원 모두는 깨끗한 목하점점의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과장에서 직원의 부조리행위가 있으면 신교하여 주시가 비합니다. 분 출퇴이지(www.kipo.go.kr)내 부조리신교센터

(18)日本国特許庁 (JP)

G08F 12/00

(12) 公開特許公報(A)

(11)特許出版公司各号 特期平10-232818

(43)公復日 平成10年(1998)9月2日

(51) int.C1.5

(21) 出籍基号

銀別記号

ΡI

G06F 12/00 584A

**特徽平10−458**3

(22)出職日 平成10年(1998) 1月13日

(31) 紙先維主教委号 97410009.1 (82) 紙先日 1997年1月23日

(33)優先権主要国 ヨーロッパ特許庁 (EP)

(71)出版人 590000400

ヒューレット・パッカード・カンパニー アメリカ合衆国カリフォルニア州パロアル

審査請求 未請求 請求項の数1 OL (全 9 頁)

ト ハノーパー・ストリート 3000 (72)発明者 ソーロン・ピエール・イブス フランス、グルノーブル、エフー38000,


ル・デゥ・パレス 2 (74)代理人 弁理士 阿田 火生

(54) 【党明の名称】 メモリ・コントローラ

(57)【要約】

【課題】メモリ構成の変化に柔軟に対処できるストロー ブ信号生成手段を持つメモリ・コントローラを提供す

【解決手段】クロック信号に連係するようにプログラムされたタイミングでストローブ信号を提供するプログラム可能手段をメモリ・コントローラに備える。該プログラム可能手段だ、メモリ環境に対応したストローブ信号を生成できるように自動的にプログラムをおれ、例えば、該メモリ・コントローラを含むシステムの電力投入と同時にプログラムが実行されるように構成される。また、信号振動計位を大力をがに決定し、検出される信号振動・対しる変化と検出するか信号振動計位を示すパラメータの個を定期的に決定し、検出される信号振動・対しる変化に応答して、上記プログラム手間的で変化と検出するである。



14 144 14CL

#### 【特に対象の範囲】

【請求項1】クロック信号のためのクロック信号線と、 少なくとも1つのメモリ・モジュールに接続するデータ 受け取り手段と、

上記データ受け取り手段に接続レストローブ信号の制制 のもとデータをラッチするデータ・ラッチ手段と、 上記クロック信号に連係するようにプログラムされたタ イミングで上記ストローブ信号を提供するプログラム可 非手段と、

を備えるメモリ・コントローラ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、プログラム可能なストロープ競技機能を持つメモリ・コントローラに関するもので、特に、そのようなメモリ・コントローラをプログラムする方法およびメモリ・コントローラにおけるデータ続み取りの信頼性を向上させる方法に関するものである。

#### [00002]

【従来の技術】本発明は、メモリからデータを読み取る 問題を対象とする。図1は、データ・バス2およびいく つかのメモリ・モジュール3、4および5を含む従来技 術のメモリ・コントローラを示すブロック図である。メ モリ・コントローラの内部は、データ・バス2に接続す る一連のデータ・ラッチ機構のを含む。メモリ・クロッ ク信号MEHICLKが、メモリ・コントローラ1 およびいくつ かの異なるメモリ・モジュールを通過する信号線7上に 存在する。メモリ・コントローラ1は、異なるメモリ・ モジュールからデータを読み取るため信号線8 上に制御 信号CTRLを伝送する。この場合、信号のタイミングはク ロック信号MEMCLKと連係する。メモリ・バス上のデータ は、入力9がストローブ信号(strobe signal)によって 動作可能状態にされている時データ・ラッチ機構6にお いてラッチされる。図1には、メモリ・アドレス制御線 およびメモリ書き込み制御線は図示されていない。 【0003】図2は、図1の装置における種々の信号の タイミング図である。図2において、符号10は信号線

【0003】図2は、図1の装配に対する軽々の信号のイミング図である。図2において、符号10は信号線 ア上のメチリ・クロックhtml以である。デークがメモリ・モジュール3、4、5から読み取られる時、読み取り リ・クロック・サイクル(例えば図2の場合3サイクル)の後、メモリ・コントローラにおけるデータ・ラッチ6の入力のが動作可能が続きされ、データ・バスを介してメモリ・モジュール3、4、5から理味するデーデータ カラッチさん。 符号12は、データ・ウィスを介しては、14は、データ・ウィスを介しては、14は、データ・ウィスを介していませり。 では、14は、15は、データ・バス2の上の種々のメモリ・モジュール3、4、5によって送られるそれを行った。データ・ボルデータをあれていた。 14は、15は、データ・バス2の上の種々のメモリ・モジュール3、4、5によって送られるそれぞれのデータを示す。 15時間 16は、メモリ・モジュール3、4 およばちゃのデータがあがは、地球を表現しまった。

#### 時間間隔を意味するデータ空を示す。

【0004】図1のシステムにおいては、続み取り制御信号11と入力9におけるデータ・ラッチを動作可能になるストローブ信号の間の顕近に図1におけるCRL信号線7と入力9の間のプロック17によって示されているように、ハードウェアによって設定される。

【0005】 また、データ・バスの趣切な試み取りを保証するように各クロック・サイクルにおいて趣切なマック・サイクルをおいて趣切ない。 ・サイクル母にデルタをラッチらに読み取るシグでストー一道信号を発達させてあらめるクロック・サイクル母にデルタをラッチらに読み取るシグでストーーブ信号はまたるを形を削藁されている。しかしながら、CTR、信号オンの後年的以居今が通りな回路によってあらかじめ受かが容は有かし見なされる。Cのアプローチにおいて、ストローブ信号は、趣証されたクロック音野作的化学なってがあるクロック信号であり、これら2つのクロックの間の趣証は、例えば、メモリ・コントローラ回路上の2つのピンの間のがあが手の長さの伝導経路による「発展された」の表ものに基準経路による「発展された」の表ものに基準経路による「発展された」の表ものに基準経路による「発展された」の表ものに基準経路によりません。

【0006】上記の諸構成はいくつかの欠点を持つ。第 1に、そのような構成は、メモリ・モジュールの構成変 更の象種という問題に対処してく、従って、高度実践 メモリあるいは高速メモリに関してうまく働かないであ ろう。第2に、ストローブ信号とCRL信号の超近の計算 は、困難な作業であり、孤近の正しい結結的値を決定す るには低大な実験を伴う。

#### [0007]

**【発明が解決しようとする課題】かくして、高度実装メ** モリあるいは高速メモリ構成において遭遇されるデータ 続み取りの問題に対処することが必要とされる。メモリ ・バスが高度に実装される場合、例えば、同一メモリ・ バス上に4 またはそれ以上のメモリ・モジュールが存在 する場合に、この問題は発生する。また、高速メモリ、 例えば100MH Z以上のメモリ・クロックや同期メモ リ・システムの場合この問題は発生する。このような場 合、メモリ・モジュール間の伝送時間の相違は無視する ことができない。データを読み取るデータ窓16(図2) はかなり小さくなり、すべての可能な構成における正し い読み取りを保証することが困難となる。実際、125 MH2のクロック周波数の場合曲型的には約4度をは5 nsの間に各メモリ・モジュールからデータが読み取ら れ、データ窓16はシステムにおける種々の片寄りにょ って縮小される。

【0008】更に、データ窓I 6の位置やよび林陽時間 はメモリ・バスの負荷に依守レ、メモリ・バス自体もメ モリ・モジュールの原際の構成に依存するという事実が 問題を発生させる。メモリ構成は固定的ではなく、コー ヴの要果に従っていつで心変がり得る。これらの問題 は、メモリ構成の如何にかわらず全速力で動作しかつ信 競性を保ちなが5データをラッチすることができるよう

なメモリ・コントローラの設計を非常に難しくしている。メモリ・バスの負荷やメモリ・コントローラの実際の構成がどのようなものであううと、また高速な場合であろうと、メモリ構成の如何にかわらず、全速力で動作しかつ信頼性を保ちながらデータをラッチすることができるメモリ・コントローラが求められている。

[0009]

1 1 - 4 - 4 - 4 - 7 - 2 - 1 -

【課題を解決するための手段】本発明は、第1の局面に おいて、クロック信号のためのクロック信号線、少なく とも1つのメモリ・モジュールに接続するデータ受け取 り手段、データ受け取り手段に接続しストローブ信号の 制御のもとデータをラッチするデータ・ラッチ手段、お よび、クロック信号に連係するようにプログラムされた タイミングでストローブ信号を提供するプログラム可能 手段、を備えるメモリ・コントローラを提供する。 【0010】1つの側面において、上記プログラム手段 は、上記クロック信号線と上記データ・ラッチ手段の間 に配置されて動作するプログラム可能圏延手段を含む。 別の側面において、上記プログラム手段は、上記クロッ ク信号と連係したタイミングで生成されるメモリ読取信 号を搬送する機能を持つメモリ制御信号線と上記データ ・ラッチ手段の間に配置されて動作するプログラム可能 遅延機構を含む。

【0011】更に本発明の別の側面において、上記プロ グラム可能極延手段は、ストローブ信号を作成するため、 上記プログラム手段を自動がこプログラムオを観診を み、それによって、上記プログラム手段は、例えば、該 メモリ・コントローラを含むシステムの電力投入と同時 にプログラムを興行するように動作する。

【0012】更に、上記メモリ・コントローラを組み入れるシステムにおいて、信号・歴話神位の変化を挟出する ため掠システムにおける信号・歴述神社を示すりメータ の値を定期的に測定する第1の手段、上記第1の手段によって検出される信号・歴述神における変化に応答して、上記第1の手段のプログラムを影響的に変更して、上記変化は対応するように上記タイミングを補正す

に対して上記プログラム手段をプログラムするステップ、 を含む。

【0014】1つの側面において、上記ステップ(e)は
所与の値を増分させるステップを含み、この場合、一旦
た記ステップ(d)が音定の結果を与えななら、ステップ
(d)が否定の結果を与えるまで上記ステップ(e)乃至ステップ(d)が反復される。代替的には、上記ステップ(e) 所与の値を減分させるステップを含み、この場合、一旦
上記ステップ(d)が肯定の結果を与えたなら、ステップ
(d)が否定の結果を与えるまで上記ステップ(e)乃至ステップ(e)が高度される。いずれの場合においても、上記
ステップ(f)が反復される。いずれの場合においても、上記
ステップ(f)は、それによってステップ(d)が肯定結果を
出ず値を含む範囲から1つの値を選択するステップを含
せた。

【0015】すべてのプログラム可能な値に関してステップ(e)を反復することも可能である。この場合、ステップ(f)は、(e)ステップ(d)が肯定的表界を出す値の複数の範囲を決定するステップ、および(f)とれらの範囲の最大配目を決定するステップを含み、上記プログラム手段が上記者・無可に含まれる1つの値に対してプログラムされる。

【0016】本発射の更にまた別の局面に従って、メモリ・コントローラにおいて読み取られるデータの信頼性を向上させる方法が提供される。この方法は、クロック信号と誘邦ストローブ信号の間の遜証とプログラムするステップを含む、このプログラム方法は、例は、ギモリ・コントローラの電源投入の時点で実行される。

【登明の実施の形態】図3は、いくつかのメモリ・モジュールを備える本発卵に従ったメモリ・コントローラの
ロック図である。図3のメモリ・コントローラ19
は、データ・バス2を経由してメモリ・モジュール3、
4および5から到来するデータをラッチするデータ・ラッチ機構をさざむ。メモリ・モジュール4のは「SD RAMモジュールから構成される。データ・ラッチ6は、入力9上のストローブ信号によって3か作り能にされる。メモリ・クロック信号外に以はクロック信号をイ上に存在する。従来技術の関連して上述されたものと同様な形態で、ストローブ信号によって、各クロック・サイクのでは「RE・データがラッチをに認か込まれ、このデータはTRL信号がインとされた後の所定の呼吸しばサイクル発音器後に有効データとして取り扱われる。

【0018】本等即に従って、メモリ・コントローラ19は、クロック信号性内はと遊除するタイミングでストローブ信号を生成するようにプログラムするアログラム 手段20を含む。このようなプログラム手段を使用して、メモリ帳がにかに入たローブ運転をプログラムすることが可能であり、これにより、CTRL信号に対応した正しいデータ読み取りが配置される(メモリ・データ読を別号で高りなイミングを明らないという。

3

可能であるので、ストローブ信号のタイミングをMENCLK 信号に合わせることは可能である)。図3に示されるよ うに、プログラム手段20は、例えば、メモリ・ケロッ ク信号線7とデータ・ラッチ6の入力9の間に接続され るプログラム可能・配配線を含むことができる。このプロ グラム運延線は、既知の方法で運延持続時間を決定する プログラム可能レジスタを含むこともできる。この構成 は、メモリ・コントローラの1つのレジスタの単純なソ フトウェア・プログラミングによってストローブ遅延の プログラム化の実施を容易にさせるものである。 【0019】ストローブ運延の範囲および増減単位は、 例えば、125MHZのクロック周波数で最高4つのメ モリSDRAMモジュールにアクセスするメモリ・コン トローラに関して、2ないし10ナノ科の範囲および1 50ピコ秒の増減単位が十分なものであると判明してい る。プログラム手段20がメモリ・コントローラのレジ スタを含むとすれば、このレジスタのサイズは、ストロ 一ブ遅延の範囲および増減単位によって決定される。 【0020】図3は、本発明の理解に必要なメモリ・コ ントローラのコンポーネントだけを示すしている。メモ リ・コントローラ19の他のコンポーネントは表現され ていない。例えば、本実施所態において、メモリ・コン トローラは、CTRL信号オンの後のあらかじめ定められた メモリ・サイクル数の後データ・ラッチ6の読み取りを

動作可能にする電気回路を含むであろうが、この回路は 図3に示されていない。 【0021】当然のことながら、プログラム可能隔距線 を使用して制御信号CTRLに基づいてストローブ信号を派 生させることによって、図1の形態のメモリ・コントロ ーラにおいて本発明を実施することもまた可能である う。CTRL信号がWEMCLKとタイミングを同じにされるの で、図3のような実施が懲は、ストローブ信号は間接的 ではあるがWEMCLK信号とタイミングを同じにされる。 【0022】どのような実施形態であろうと、この発明 を実施するメモリ・コントローラは、状況に応じて、す なわち、例えばメモリ・モジュール構成やメモリ搭載等 々に対応したストローブ信号。瞬間のプログラム化を可能 にする。これは、メモリ・バス上の負荷やメモリ・コン トローラの実際の構成における変化にかかわらず、いか なるメモリ構成においても信頼性を保ちながらメモリ・ コントローラが全速力で動作することを可能にする。 【0023】ストローブ信号遅延のプログラム手段への プログラム実行は、いつでも必要な時に実施できる。本 発明の1つの好ましい実施形態において、ストローブ信 号を派生させる手段20は、メモリ・コントローラの電 カ投入時に遅延プログラミング装置25によってプログ ラムされ、メモリ構成のいかなる変化も適切に考慮され ることが保証される。また、メモリ構成の変化が検出さ れる毎にいつでもプログラムを実施することが可能であ る。プログラム手段20をプログラムする装置25は、

メモリ・コントローラの内容がまたは外舎的においてあるい はファームウェア制限の下で動作するシステム・マイク ロプロセッサによって提供される専用ハードウェア電気 回路の形式を持つ場合もある。

【0024】図4は、本部別に従ったストローブ信号遅延をプログラムする方法の流れ図である。図4の方法は、ストローブ信号を派生するプログラム手段のための簡単で迅速な方法である。図4の方法において、ストローブ信号を派生させる手段20は、メモリ・クロック信号とストローブ信号の前の運転入を設定するようにプログラムされることができると仮定される。運転公は、電力をよったアプログラムされるよび増製単位を用いてプログラムされる。

【0025】ステップ30ー42において、メモリからのデークの正しい続み取りを限証する最低値心を決定する。ステップ30において、運査心は最小値へ加れた設定される。ステップ31において、データがメモリに書かれる。ステップ33において、メモリからデータが扱うれたデータがそりに書き込まれたデータと比較される。 接取データと書込データが服識すれば、プログラムはステップ34へ進む。添取データと書込データが附近しなければ、プログラムはステップ35へ進む。ステップ34において、運転はをだけ増分される。次にプログラムはステップ31へ戻る。

【0026】ステップ35において、△は、メモリにお ける正しいデータ読み取りを既に行ったことがある値を 持つ。複数の動作に関してこの値のデルタが正しいデー 夕読み取りを与えることを保証するため、好きしくはこ のデータはステップ36-41において検査される。こ の信頼性テストは必須ではなくスキップしてもよい。ス キップする場合プログラムはステップ42へ直接進む。 【0027】ステップ36-41において、inax書き込 み/読み取り演算を実行することによって、△の現在値 を持つ書き込み/読み取り演算の信頼性が検査される。 ステップ36において、パラメータ i は1に設定され る。ステップ37においてデータがメモリへ書かれる。 ステップ38においてメモリからデータが読み取られ る。ステップ39において、メモリから読み取られたデ ータがメモリに書き込まれたデータと比較される。読み 取られたデータと書き込まれたデータが異なる場合。 △ の現在値は信頼できないと判断される。読取データと書 込データが同じ場合、プログラムはステップ40へ准 t.

【0028】ステップ40において、inox書を込み/統 み取り演解が実行されたかどうか、すなわちにをinoxでなわればカラらな ステップ41へ速む。ステップ41において、iが1時分 される。プログラムはステップ37(4)へ適し、信頼性検査 が親り返される。ステップ40において、inoxであれ が異り返される。ステップ40においてにinoxであれ ば、△の現在値は、(imax+1)回の続取/書込演算に関レ で信頼性があることが証明されたこととなる。次にプロ グラムはステップ42へ進む。

【0029】ステップ42において、△の現在値が△-として記憶される。△のこの値は、データの誘み取りが 成功している最低値である。次に、△の値ははだけ増分 され、プログラムはステップ43へ進む。

【0030】ステップ43-49において、プログラム は添起に関する値へを決定する。企からんまでの範 囲において、データはメモリから正しく続み取られる可 能性がある。ステップ43においてデータがメモリにき 送み取られる。ステップ45において、メモリから終め 取られたデータがメモリに書き込まれたデータと指数で れる。読取データと書込データが昭遠されば、プログラ ムはステップ48へ進む。読取データと書込データが一 数すれば、プログラムはステップ46へ進む。

【0032】ステップ48において、少なくとも1つの 正しいメモリ・データ読み取りを与える人の値が取得さ れている。このステップにおいて、△-と△-なの間の△ 値すなわらんの現在値から1増分減じた値がメモリの正 しい読み取りを程度すると単明までれる。値へもがムー として記憶される。次にプログラムはステップ5〇へ進 が、ステップ49において、△-と△maxの間の△の値が メモリの正しい読み取りを与えると判断される。値△ maxが占べとして記憶され、プログラムはステップ5〇へ 進む。

【0033】ステップ50において、△-および△+の間の△の値がデータの正しい読み取りを与えると決定される。次に、運延△は、この範囲内の任意の値、例えば(△+-△-)/2に最も近い値にプログラムされる。

【0034】図4の方法は、振圧Aの単純で迅速は設定 空可能にする。その他の方法も可能であり、図4の方法 を修正することも可能である。例えば、図4の次れ図に おいて、各級み取りステップが書き込みステップの後に 続き、メキレに書き込まれる情報は名級み取り ご書き込 み動作毎に変わり、メモリの正しい場合が検査を確認に する。しかし、1つの書き込みステップだりを行い常に 回しデークを終わ取ることもの能能である。更な、ムケの 決定で開始して、次にΔ-を決定することも可能である。これらのための必要な変更は当業者には明白であるう。

【0035】本続別の1つの行ましい実施が残れわいて、いくつかの連切な読み取り窓[△-:△+|か存在するか否かを確認するため運転値の全無理が検査され、最大窓の△の値約分ましくは選択される。図5は、この方法の流れ図である。

【0036】第1のステップ60において、拠近人は長 小個公前に設定される。パラメータはに設定され あ、ステップ61において、例文は図4のステップ31 - 49を使用して、認知範囲または窓にムームイトが決定 される。ステップ62において、ムーおよびムーの現在の 値がムーおよびムイがしたして管理される。ステップ63に おいてムーが公園などは存在せず、プログラムはステッ プ65へ進む。ムーが公園など等し付れ は、これ以上週別な窓は存在せず、プログラムはステッ プ65へ進む。ムーが公園など等しくなければ、ステップ 64において、」は1近け増分され、ムはまだけ増分され

【0037】ステップ65において、すべての可能な j の値に関して、差( $\Delta$ +j- $\Delta$ -j)が計算される。最大の差が決定され、それが最大の読取窓を与える。

【0038】次にステップ66において、遅近 $\Delta$ は、この最大詞類窓における任意の値、例えば( $\Delta$ +j- $\Delta$ -j) $\Delta$ に最も近い値にプログラムされる。但し、iはステップ 65で決定された最大説類窓のインデックスであるとする。

【0039】図5の方法は、運延のための値がメモリからのデータ誘み取りに連切でかつ可能な限り最大の範囲において選択されることをを保証する。

【0040】以上、本等別を返行する最良のモードを1 のの例として記述したが、上記以外の実施が懸ち使用す ることも可能である。例えば、図4に示された以外の方 法を使用して、ストローブ信号・題をプログラムするこ とも可能である。他の進当なプログラミング能力が提供 されるならば、メモリ・コントローラにおいるレジスタ 以外のプログラミング手段20を使用することも可能で \*\*\*

【0041】システム動作の間あらかじめ定められた時点でのストロープ信号延近かたの内定値をプログラムなるととに加えて、供給電圧および温度の会化は応じて、プログラムされる運延値を徐々に増加させて調整するように運延プログラム装置と5を構成することも可能ある。これはよって、メモリ・サブシステムにはる「日本のでは、対し、サブシステムの値を規定する回路を使用することよって実施することができる。例えば、港定されるパラメータは、あらかじの定められた信号の運転を生成するために必要とされるインバータの数で

oral contractor

ある。就書25は、更に、規定されるパラメータ値の時間的変化に応答して、プログラム運転機構20に設定される運転の進切な変化を決定する手段を含む。これらの手段は、参照ラーブルの形式をとることができる。一旦週間な概証がい決定されたならば、装置25は、プログラムされた概定を料定が重く着い変更する。

【0042】ストローブ信号を生成する最も単純な方法 は、上述のように呼加になまたはTRL信号のいずれかを選 達させることではあるが、その他の方法し間を含ることは程められるであるう。例えば、独立したクロック目 器を使用してストローブ信号を生成することができる。 このクロック回路は、適当なフェーズロックドループ(p hase-locked loop)によって形UNIK信号と所望のフェー 不関係で何間がされる。

- 【0043】本発明には、例として次のような実施様態が含まれる。
- (1) クロック信号のためのクロック信号線と、少なくとも1つのメモリ・モジュールに指続するデーク受け取り手段と、上記データ受け取り手段に指続しストローブ信号の制御のもとデータをラッチするデーク・ラッチ手段と、上記クロック信号に連係するようにプログラムさかたタイミングで上記ストローブ信号を提供するプラムの指手段と、を備えるメモリ・コントローラ。
- (2)上記プログラム手段が、上記クロック信号線と上記データ・ラッチ手段の間に配置されて動作するプログラム可能配置手段を含む、上記(1)に記載のメモリ・コントローラ。
- (3)上記プログラム手段が、上記クロック信号と連係 したタイミングで生成されるメモリ源取信号を搬送を 機能を持つメモリ制物信号線と上記データ・ラッチ手段 の間に急速されて動作するプログラム可能販証機構を更 に含む、上記(1)に記載のメモリ・コントローラ。 (4)上記プログラム手段と上記プログラムセカるタイ
- ミング関係を設定するためのレジスタを含む、上記 (1) 乃至 (3) のいずれかに記載のメモリ・コントローラ。

-11 14 24 24 2

- 【0044】(5)少なく1つのメモリ・モジュールと上記(1)に記載のメモリ・コントローラを備えるシステムであって、ストローブ信号を作成するため上記プログラム手段を自動的にプログラムする機能を持つ遅延プログラミング手段を含むシステム。
- (6)上記プログラム手段が該システムの電力投入と同時にプログラムを実行する、上記(5)に記載のシステム。
- (7)少なく1つのメモリ・モジュールと上記(1)に 記載のメモリ・コントローラを備えるシステムであっ て、該システムが、信号運送特性の変化を検出するため 該システムにおける信号運送特性を示すパラメータの値 を定期的に測定する第1の手段と、上記第10手段によ って検出される信号運送特性と対ち変化に容易して、

上記プログラム手段のプログラムを新増的に変更して、 上記変化に対応するように上記タイミングを補正する第 2の手段と、を更に備える、システム。

【0045】(8)上記(1)に記載のメモリ・コント ローラにおけるプログラム手段をプログラムする方法で あって、ある1つの所与の値に対して上記プログラム年 段をプログラムするステップ(a)と、メモリ・コントロ ラを使用してメモリ手段とデータを書き込むステップ (b)と、メモリ・コントローラを使用してメモリ手段と 書き込まれたデータを読み取るステップ(c)と、上記ステップ において書き込まなデータと同一であるか否かを 中間下るステップ(d)と、上記ステップ(a)と次では の所与の値に関して肯定の結果を与えるまで上記ステップ(b)に別至ステップ(d)を図書するステップ(d)を 足沙なくとも1つの所与の値に対して上記プログラム手 段をプログラムするステップ(f)と、を含む方法 (9)上記ステップ(e)と所与の確性対させるステッ

プを含み、一旦上記ステップ(d)が肯定の結果を与えたなら、ステップ(d)が否定の結果を与えるまで上記ステップ(d)が否定の結果を与えるまで上記ステップ(d)が反復される、上記(8)に記載の方法。

- (10)上記ステップ(e)が所与の値を減分させるステップを含み、一旦上記ステップ(d)が肯定の結果を与えたなら、ステップ(d)が否定の結果を与えるまで上記ステップ(e) 乃至ステップ(d)が仮復される、上記(8)に記載の方法。
- (11)上記ステップ(f)が、それによって上記ステップ(d)が肯定結果を出す値を含む範囲から1つの値を選択するステップを含む、上記(9) または(10)の一ずれ化に記載の方法。
- (12)すべてのプログラム可能な値に関してス上記テップ(e)が反復される、上記(8)に記載の方法。
- (13)上記ステップ(f)が、上記ステップ(d)が肯定 的途果を出す値の複数の範囲を次定するステップ(d) それらの範囲の最大範囲を決定するステップ(h)とを含 み、上記プログラム手段が上記最大範囲に含まれる1つ の値に対してプログラムされる、上記(12)に記載の 方法。
- 【0046】(14)メモリ・コントローラにおいて読 あ取られるデータの信頼性を向上させるため、クロック 信号と読取ストローブ信号の間の運延をプログラムする ステップを含む方法。
- (15)上記プログラムが上記メモリ・コントローラの電力投入時に実行される、上記(14)に記載の方法。 (16)上記プログラムが電圧変動に応じた補正を行うように繋行される。上記(14)に登載の方法。
- (17)上記プログラムが処理の負荷の変動に応じた補 正を行うように実行される、上記(14)に記載の方 法。

(18)上記プログラムが温度変動に応じた補正を行うように実行される、上記(14)に記載の方法。

[0047]

【発射の効果】本発射によって、例えばより高速なメモ リの装着や同一メモリ・バス上の実践メモリ・モジュー ルの増加などのメモリ様板の変化に対応して、メモリ・ コントローラのハードウェアを変更することなく、スト ローブ信号の最種タイミングを決定することができる来

軟性が与えられる。

【図面の簡単な説明】

【図1】いくつかのメモリ・モジュールを備える従来技術のメモリ・コントローラを示すブロック図である。 【図2】図1の装置における種々の信号のタイミングを

示すブロック図である。 【図3】いくつかのメモリ・モジュールを備える本発明

に従ったメモリ・コントローラのブロック図である。

【図4】本発明に従ってストローブ信号返延をプログラムする方法の流れ図である。

【図5】本発明に従ってストローブ信号運延をプログラムする別の方法の流れ図である。

【符号の説明】

1、19 メモリ・コントローラ 2 データ・バス

3、4、5 メモリ・モジュール

6 データ・ラッチ機構

7 メモリ・クロック信号線

8 メモリ制御信号線

9 入力

10 メモリ・クロック・タイミング

11 制御信号タイミング12 ストローブ信号タイミング

13、14、15 データ読み書きタイミング

16 データ窓


17 遅延機構


20 プログラム可能圏重機構

-25\_-運運プログラミング手段

[図1]

[22]





′

